

Taller 2: diseño analógico

Simulación con herramientas Open-Source

14/11/2025

En este taller:

Introducción:

- Funcionamiento transistores MOSFET.
- Flujo de diseño de circuitos analógicos
- Esquemáticos y simulaciones en XSCHEM.

Flujo Open-Source

- Esquemático: Xschem
- Simulación: NGspice

Necesitarás:

- Docker
- Contenedor con las herramientas ([GitHub](#))



Instrucciones e insumos
en [GitHub](#) o [Google Drive](#)

Pausa para instalar Docker



The background of the slide is a close-up, high-resolution image of a printed circuit board (PCB). It features a dense array of components, including a row of circular surface-mount components at the top, several vertical strips of components on the left and right sides, and a complex network of fine, parallel traces in the center. The entire image is rendered in a monochromatic red color scheme. Overlaid on this background is the word "Introducción" in a large, white, sans-serif font, centered horizontally and vertically.



Introducción

Transistores Con Tecnología CMOS

Los transistores pueden ser modelados como Interruptores controlados por voltaje:


Nmos: Se activa al superar un voltaje Threshold V_{GS} positivo.

Pmos: Se activa al superar un voltaje Threshold V_{GS} negativo.





Metal-Oxide-Semiconductor Field Effect Transistor

Aplicar una tensión en la puerta (G) genera el canal de conducción (cierre de switch) para permitir el paso de la corriente I_{DS}






El sustrato del MOSFET es también un terminal, conocido como Cuerpo (Bulk o Body). El voltaje V_{BS} tiene efecto en el voltaje de threshold del transistor.




Modelamiento

Recordar que un transistor, teóricamente, se puede ver de distintas formas (por niveles de abstracción):

- Ideal: El switch solamente conmuta entre encendido y apagado.
- Resistivo: Incorpora el consumo de potencia.
- Lineal: El transiente (delay) de un transistor se modela con capacitores.



IHP-Sg13g2



Device Details

3.3V HV NMOS FET (SG13G2)

Spice Model Information


Cell Name: ihp_sg13g2_nmos_3v3

Model Name: ihp_sg13g2_nmos_3v3

Operating Voltages where SPICE models are valid:

- $V_{DS} = 0$ to 6.1 V
- $V_{GS} = 0$ to 3.3 V
- $V_{BS} = -12$ to +0.3 V


Flujo de diseño para circuitos integrados analógicos



Proyecto CANELOS Workshop 2024

- **Multiplexor Análogo + mini red neuronal hardcoded**

- Desarrollado durante el Workshop de Canelos 2025
- Teoría via profesionales/académicos
- Implementación via estudiantes sin experiencia
- Colaboración
USM+UC+UBB+UANDES +
UCLouvain + IHP




Pausa para instalar herramientas



Xschem: esquemáticos y símbolos

Xschem: GUI

www.xschem.sourceforge.io



Flujo Open-Source: Simulación

Comandos útiles de NGspice: Configurar análisis

Análisis del transiente

```
.tran t_step t_stop [t_start]*
```

Análisis en frecuencia

```
.AC type_sweep #points f_start f_stop
```

Análisis en estado estacionario

```
.DC variable_in start end step
```

Cargar el manual de NGspice a chatGPT para obtener más información sobre los comandos fácilmente.

<https://ngspice.sourceforge.io/docs/ngspice-44-manual.pdf>

Comandos útiles de NGspice: Obtener información

Vía consola (texto)

```
.print analisis variable  
print vgsn
```

Graficar

```
.plot variable_1 variable_2 variable 3 ...  
. plot v(Vin) v(Vout)
```

Variables creadas/llamadas via un let cmd no requieren i() o v()

Mediciones simples

```
.meas análisis nombre función variable  
.meas tran PROM_OUT AVG v(Salida)
```

Los meas tambien pueden fijarse el tiempo en el que se medira la funcion solicitada. Esto se hace mediante añadir, despues de la variable: FROM=T_inicio TO=T_termino

Para instanciar variables:

Variable	Sintaxis
Voltajes	v (nodo)
corrientes	i (componente)
tiempo	time

Funcion	Sintaxis
Minimo o Maximo	MIN MAX
Promedio o RMS	AVG RMS
Integral o derivada	INTEG DERIV
Peak-to-peak	PP

Comandos útiles de NGspice: Mediciones de tiempo

Tiempo de subida

```
.meas tran name TRIG var VAL= valor_i RISE=# TARG var VAL=valor_f RISE=#
```

Tiempo de bajada

```
.meas tran name TRIG var VAL= valor_i FALL=# TARG var VAL=valor_f FALL=#
```

Tiempo de propagación

```
.meas tran name TRIG var_1 VAL= valor_i canto=# TARG var_2 VAL=valor_f  
canto=#
```

TRIG: condición para iniciar la medición

TARG: condición para terminar la medición

RISE: Activa TRIG/TARG solo en subida (canto)

FALL: Activa TRIG/TARG solo en bajada (canto)

Comandos útiles de NGspice: Declarar variables

Generar variable

```
let nombre=expresión_matemática
```

Definir parámetros

```
.param nombre = valor
```

Guardar variables para uso en consola

```
save variable          save all
```

.let se usa para los comandos de información y .param asigna valores a componentes

Para usar el parámetro como valor de algún componente, hay que encerrar el nombre en llaves {}

Esto no es necesario cuando se usan las variables .let para graficar o .print

Comandos útiles de NGspice: Handle de transistores

Transistor en el esquemático TOP:

```
@n.NameTransistor.nsg13_lv_pmos
```

Transistor dentro de un subcircuito

```
@n.NombreSubCkt.NameTransistor.nsg13_lv_NMOS
```

¿Qué son los nombres?

Aparecen ya sea en el símbolo o al ver sus propiedades (name=). Por default son de forma X#

Hay una gran cantidad de variables que se pueden guardar de un transistor. Se puede ver el listado completo usando **Show all** en la consola post simulado (la mayoría NO son de interés)


The background of the slide is a close-up, high-resolution image of a microchip or integrated circuit. It features a complex grid of various colored squares and rectangles in shades of green, blue, yellow, and brown, representing different functional blocks and interconnects on the silicon surface. The text is overlaid on this background.

Sección 1: Creación/Instanciación de un Inversor

Esquemático de un inversor CMOS



¿Por qué estudiar el inversor? Es el núcleo de todos los diseños digitales. Tiene usos en una variedad de distintas aplicaciones:

- Etapa de ganancia
 - Osciladores (Ring y current-starved)
 - Lógica binaria
-
- Ejecutar Xschem
 - Abrir el esquemático NOT.sch
 - Cambiar tamaños de cada CMOS para obtener las métricas deseadas. -> tamaño mínimo ($W = 0.13 \mu\text{m}$, $L_p = 0.13 \mu\text{m}$, $L_n = 0.13 \mu\text{m}$)
 - Comprobar rendimiento con el archivo INV_test.sch




Símbolo del inversor

- Presiona la tecla 'a' para la creación automática del símbolo
- Comprobar los correctos atributos de los labels
- Modificar el dibujo (meramente estético)



Testbench

- Instanciar el símbolo en nuevo archivo.sch
- Agregar fuente de 1.8 entre GND y VDD
- Escribir directiva de simulación para calcular cada 0.01 ns con un total de 8 ns de tiempo de simulación




The background of the slide is a high-magnification, colorized scanning electron micrograph (SEM) of a microchip. It shows a complex grid of various rectangular and square components, some with fine internal patterns, set against a dark green background. The colors used for highlighting include shades of green, yellow, orange, and blue.

Sección 2: Caracterización de un Transmission Gate

Transmisión Gate: ¿Que es?

Un transmisión gate es la forma complementaria del uso más intrínseco del MOSFET: Un switch controlado por voltaje.

- Asegura, con buen diseño, un aproximado a el switch ideal.
- Permite full-swing de entrada a salida (rail to rail).
- Se controla mediante la señal de control a los gates




¿Porque se utilizan dos transistores?

El motivo por el cual se utilizan los MOSFET de forma complementaria se debe a cómo son creados estos transistores.

- Un PMOS es cargado **positivamente**, creando “huecos de carga” vía dopaje
- Un NMOS es cargado **negativamente**, insertando electrones vía dopaje


El dopaje induce una carga de voltaje intrínseca del material, impidiendo que un PMOS llegue a 0V y NMOS a VDD



Caracterización de un transmision gate:

Para esta sección, se pretende caracterizar el Transmission Gate (TG) con el que se está trabajando. Se quiere encontrar:

- Resistencia de encendido: Su orden de magnitud determina si se está en nodo abierto o cerrado.
- Voltaje drain source: Muestra la caída de voltaje, ergo pérdida de potencia, producida por el switch (no idealidad)




V_ctrl	IN	OUT
1	1	1
1	0	0
0	1	X
0	0	X

Ejercicio: Caracterización mediante esquemático y script

Usando el Test-Bench

Transmission_Gate_Test.sch, encontrar ambas métricas de caracterización (V_{ds} y R_o). Para ello usar:


- Comandos “.save” para guardar variables de interés en los transistores solicitados.
- Comandos “let” para poder visualizar los valores de cada variable en transiente.
- Comandos “plot” para ver las gráficas de las métricas guardadas.



The background of the slide is a close-up, angled view of a microchip. The chip's surface is covered with a complex grid of square and rectangular cells, some of which are highlighted in green, blue, and yellow. The overall color palette is a muted green with darker and lighter shades of green and some hints of blue and yellow.

Sección 3: Estudio de un amplificador de common source

¿Por qué usar un amplificador de 1T?



Simulaciones a realizar

A partir de la simulación DC ya hecha obtenga la ganancia DC del sistema, para esto genere variables que almacenen el valor de g_m y g_{ds} . e imprima en consola su resultado.

- $A_v(\text{ganancia}) = g_m * r_o$
- $r_o = 1/g_{ds}$

Genere una simulación AC (página 305 del manual de ngspice) que varíe en décadas, inicie en 1 Hz, termine en 1T Hz y tome 100 puntos por década.

Posteriormente genere mediciones usando el comando `.meas` (página 320 del manual de ngspice) y mida lo siguiente

- `vdb(vout) = 0`
- `vdb(vout) at=1]]`

A close-up, high-magnification image of a microchip, showing a complex grid of various colored squares and rectangles in shades of blue, green, red, and yellow. The image is slightly blurred and has a dark, moody atmosphere.

Extra: ¿Qué sigue?

¿Interesado en aprender más?

EAMTA 2026

20th edition

Universidad Nacional del Tucumán, Tucumán,
Argentina

March 9th- 13th, 2026



UNIVERSIDAD TÉCNICA
FEDERICO SANTA MARÍA



Campamento ChipUSM

9 - 13 de Diciembre

¿Interesad@?

¡Desliza para saber más!

Colabora:



IEEE
Solid-State
Circuits Society™



Universidad Técnica
Federico Santa María
IEEE Student Branch



Chip UC - Comunidad

WhatsApp group





@chip_usm